

کد کنترل

531

F



531

F

# آزمون (نیمه‌تمرکز) ورود به دوره‌های دکتری – سال ۱۴۰۲

دفترچه شماره (۱)

صبح پنجشنبه

۱۴۰۱/۱۲/۱۱



جمهوری اسلامی ایران  
وزارت علوم، تحقیقات و فتاوی  
سازمان سنجش آموزش کشور

«اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود..»  
امام خمینی (ره)

## مهندسی کامپیوتر – معماری (کد ۲۳۵۵)

زمان پاسخ‌گویی: ۱۳۵ دقیقه

تعداد سؤال: ۴۵

عنوان مواد امتحانی، تعداد و شماره سؤالات

ردیف	مواد امتحانی	تعداد سؤال	از شماره	نا شماره
۱	مجموعه دروس تخصصی: – مدار منطقی و معماری کامپیوتر – معماری کامپیوتر پیشرفته – VLSI پیشرفته	۴۵	۱	۴۵

این آزمون نمره منفی دارد.

استفاده از ماشین حساب مجاز نیست.

حق چاپ، تکثیر و انتشار سؤالات به هر روش (الکترونیکی و...) پس از برگزاری آزمون، برای تمامی اشخاص حقیقی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با مخالفین برابر مقررات رفتار می‌شود.

\* داوطلب گرامی، عدم درج مشخصات و امضا در مندرجات جدول زیر، بهمنزله عدم حضور شما در جلسه آزمون است.


اینجانب ..... با شماره داوطلبی ..... با آگاهی کامل، یکسان بودن شماره صندلی خود با شماره داوطلبی مندرج در بالای کارت ورود به جلسه، بالای پاسخ نامه و دفترچه سوالات، نوع و کد کنترل درج شده بر روی جلد دفترچه سوالات و پایین پاسخ نامه ام را تأیید می نمایم.

امضا:

### مجموعه دروس تخصصی (مدار منطقی و معماری کامپیوتر - معماری کامپیوتر پیشرفته - VLSI پیشرفته):

- ۱ با فرض اینکه مقدار ABC درست قبل از کلاک اول برابر با ۰۰۰ باشد، در چند مین کلاک حاصل جمع کننده در ثبات R3 قرار می گیرد و این مقدار کدام است؟ (توجه شود که ثبات ها ۳ بیتی هستند و LD پایه لود ثبات است).

- (۱) مقدار ۷ در کلاک ۶ ام
- (۲) مقدار ۶ در کلاک ۶ ام
- (۳) مقدار ۷ در کلاک ۷ ام
- (۴) مقدار ۶ در کلاک ۷ ام




-۲ کد Verilog/VHDL زیر را در نظر بگیرید. با توجه به مقادیر ورودی‌ها که به صورت شکل موج داده شده است، خروجی Q کدام است؟

### Verilog

```
module ParReg(D ,ld ,clr ,clk ,Q);
    input D,ld,clr,clk;  output Q;
    wire [7 : 0]D;           wire ld,clr,clk;
    reg  [7 : 0]Q;
    always @ (posedge clk or negedge clr)
        if (!clr) begin
            Q = 0;
        end else begin
            if (ld) begin
                Q = D;
            end
        end
    end
endmodule
```

### VHDL

```
entity ParReg is
    port (D : in bit_vector; clk,ld: in bit; Q : out bit_vector);
end entity ParReg;
architecture RTL of Par Reg is
begin
L: Process (clk,clr)
begin
    if(clr = '0') then
        Q <= (others => '0')
    elsif (clk 'event and clk = '1') then
        if (ld = '1') then
            Q <= D;
        end if;
    end if ;
end process;
end architecture RTL;
```



$$\text{برای توابع } A \text{ و } B \text{ داده شده، عبارت ساده شده تابع } F = A \oplus B \text{ کدام است؟}$$

$$F \equiv b'c' + a'cd + ad + a'c'd' \quad (5)$$

$$F \equiv ac' + a'b'c + ac + b'c'd' \quad (5)$$

$$F \equiv ab'c' + bc + abd + ac'd' \quad (1)$$

$$F \equiv ab'c' + a'b'bc + ad + a'c'd' \quad (5)$$

-۴- اگر پیرای دیاگرام حالت زیر از فلیپ‌فلاب‌های D استفاده شود، ورودی‌های فلیپ‌فلاب به چه صورت خواهد بود؟

$$D_y = \bar{y}_o \bar{x} + \bar{y}_x x \quad (1)$$

$$D_o = \bar{y}_1 \bar{y}_o x + y_1 y_o \bar{x} + \bar{y}_1 y_o x$$

$$D_j = \bar{y}_j \quad (8)$$


$$D_o = \bar{y}_j \bar{x} + \bar{y}_j y_o$$

$$D_1 = \bar{y}_1 x + \bar{y}_1 \bar{y}_o + y_1 y_o \bar{x} \quad (3)$$


$$D_o = \bar{y}_o \bar{x} + \bar{y}_x y_o x$$

$$D_1 = \bar{y}_1 \quad (4)$$

$$D_o = \bar{y}_o \bar{x} + \bar{y}_1 y_o x$$



-  
تابع خروجی، مدار زیر کدام است؟  $X$  ورودی با ارزش تر و  $Y$  ورودی کم ارزش تر است.)



$$F = AX' + BX \quad (1)$$


$$F = A'X' + B'X \quad (5)$$

$$F = A'Y + B'Y \quad (3)$$

$$F = A'Y' + B'Y \quad (4)$$

۶- با توجه به زمان‌های داده شده، دوره تناوب کلاک در مدار زیر حداقل چند نانوثانیه باشد، تا مدار درست کار کند؟  
(فرض کنید که همه ورودی‌های اصلی به طور همزمان و به اندازه کافی قبل از لبه کلاک اعمال می‌شوند.)

( $T_h = 1\text{ ns}$  ,  $T_{clk-Q} = 4\text{ ns}$  ,  $T_{setup} = 4\text{ ns}$  ,  $T_{gate(r-input)} = 6\text{ ns}$  ,  $T_{gate(r'-input)} = 4\text{ ns}$ )



14 (1)

18 (2)

۲۰ (۳)

۲۱ (۹)


-۷ مسیر داده شکل زیر قادر به اجرای الگوریتم داده شده نیست. کمترین تغییرات مورد نیاز جهت تصویح این مسیر داده کدام گزینه است؟ (توجه شود که محتوای ثبات‌های A، B، C و D فقط برای یک سیکل معتبر است).

**if** (A > C) **then**

$$\text{Out} = A \times B + C + D;$$

**else**

$$\text{Out} = (C + D) \times B \times A;$$




(۱) ضرب‌کننده و جمع‌کننده باید جابه‌جا شوند.

(۲) ورودی‌های مالتی‌پلکسر M5 می‌بایست به خروجی ثبات‌های tmp1 و tmp2 متصل شوند.

(۳) مالتی‌پلکسرهای M1 الی M4 می‌بایست به تمامی ثبات‌های ورودی A، B، C و D متصل شوند.

(۴) خروجی مقایسه‌کننده (Comparator) می‌بایست به یک ثبات متصل شود که خروجی آن ثبات به مالتی‌پلکسر M5 متصل شود.

-۸ در مدار زیر چه زمانی خروجی Z برابر x می‌شود؟ (مقدار اولیه  $A(A_0 A_1 A_0) = 5$  در نظر گرفته شود).



(۱) بعد از چهار سیکل کلام


(۲) بعد از سه سیکل کلام

(۳) بعد از دو سیکل کلام

(۴) بعد از یک سیکل کلام

-۹ می‌خواهیم برای پیاده‌سازی ماشین حالت زیر، از حداقل تعداد فلیپ‌فلاب نوع D استفاده کنیم. در صورتی که ورودی‌های فلیپ‌فلاب‌ها بدون ساده‌سازی و با استفاده از یک ROM آماده شوند، ظرفیت این حافظه حداقل باید

چند بیت باشد؟ (X و Y ورودی هستند).




۶۴ (۱)

۳۲ (۲)


۱۶ (۳)

۸ (۴)

-۱۰- کدام نمودار حالت، مدار زیر را توصیف می‌کند؟  $S_1$  بیت پر ارزش و  $S_0$  بیت کم ارزش مالتی‌پلکسراست. ترتیب متغیرهای حالت: (AB)



-۱۱- قالب 8 بیتی اعداد ممیز شناور زیر را در نظر بگیرید. تعداد بیت‌های هر بخش در شکل مشخص شده است. در صورتی که در این نمایش از Biased-4 و Implicit One Representation استفاده شود، معادل مبنای ده برای عدد F1 چند است؟ (عدد در مبنای شانزده است).




- 0,5 (۱)
- 1 (۲)
- 7,5 (۳)
- 8,5 (۴)

-۱۲- یک برنامه حاوی 3 نوع دستور A، B و C است که به ترتیب ۱۰٪، ۳۰٪ و ۶۰٪ از زمان اجرا را به خود اختصاص داده‌اند. با اعمال تغییری در معماری پردازنده اجراکننده این برنامه، دستورهای نوع C، ۶ برابر سریع‌تر می‌شوند. اما این تغییر باعث افزایش زمان اجرای دستورهای نوع A و B به ترتیب به اندازه 3 برابر و 2 برابر می‌شود. کارآیی معماری جدید نسبت به حالت اولیه در اجرای این برنامه چگونه است؟

- (۱) تغییری نمی‌کند.
- (۲) ۱۱٪ کاهش می‌یابد.
- (۳) ۱۱٪ افزایش می‌یابد.
- (۴) ۲۰٪ افزایش می‌یابد.

-۱۳- حداقل تعداد پالس‌های ساعت برای انجام عمل جمع:  $R1 \leftarrow R2 + R3$  در شکل زیر چند تاست؟ (فرض کنید مقدار اولیه ثبات R1، صفر است).



- 1 (۱)
- 2 (۲)
- 3 (۳)
- 4 (۴)

- ۱۴ یک کامپیوتر دارای دستورات و حافظه‌ای با کلمات 16 بیتی، 16 ثبات و 54 دستورالعمل است. هر دستورالعمل از یک بخش **Opcode** و دو میدان (**Field**) آدرس تشکیل شده است: یکی برای ثبات و یکی برای حافظه. می‌توان از حافظه در هر ثبات و یا بالعکس از ثبات در خانه‌ای از حافظه نوشت. امکان جابه‌جایی مستقیم داده بین خانه‌های حافظه وجود ندارد. تعداد بیت‌های موردنیاز برای میادین مختلف دستورات کدام است؟

(Opcode, MemAddr, RegAddr)

(۷، ۶، ۴) (۱)

(۶، ۲۲، ۴) (۲)

(۶، ۶، ۴) (۳)

(۵، ۱۶، ۶) (۴)

- ۱۵ یک حافظه نهان (**Cache**) دارای نگاشت شرکت پذیر مجموعه‌ای چهار راهه (**4-Way Set associative Cache**) و ظرفیت 2 MB و حافظه اصلی دارای ظرفیت 2 GB است. بلوک‌های حافظه هر کدام 16 بایتی هستند. میادین مختلف آدرس: (Tag, Set, Word offset) چند بیتی هستند؟

(۱۲، ۱۵، ۴) (۱)

(۱۳، ۱۵، ۴) (۲)

(۱۱، ۱۶، ۴) (۳)

(۱۰، ۱۷، ۴) (۴)

- ۱۶ این برنامه معادل اجرای کدام دستور است و A نشانگر چیست؟

1:  $A \leftarrow A - 1$

2:  $M[A] \leftarrow PC$

3:  $PC \leftarrow X$


A : Interrupt vector .INT X (۱)

A : Stack pointer .Call X (۲)

A : Current PC .BRA X (۳)

A : Stack pointer .RET X (۴)

- ۱۷ شکل زیر یک جمع‌کننده 32 بیتی مبتنی بر جمع کننده‌های با پیش‌بینی رقم نقلی (4CLA 4 بیتی) را نشان می‌دهد:



با فرض اینکه هر گیت **OR** و **NOT** یک  $\Delta$  تأخیر دارد، محاسبه  $C_{32}$  و  $S_{31}$  چقدر طول می‌کشد؟  
(فرض کنید گیت XOR از ترکیب گیت‌های قبلی درست شده است.)

$$t_{C_{32}} = 20\Delta, t_{S_{31}} = 23\Delta \quad (۱)$$

$$t_{C_{32}} = 19\Delta, t_{S_{31}} = 21\Delta \quad (۲)$$

$$t_{C_{32}} = 18\Delta, t_{S_{31}} = 20\Delta \quad (۳)$$

$$t_{C_{32}} = 17\Delta, t_{S_{31}} = 20\Delta \quad (۴)$$

- ۱۸ برای اجرای کامل دستورالعمل X SUBA X خانه‌ای از حافظه و معماری مبتنی بر انباشتگر AC است. کدام خطوط کنترلی زیر باید به ترتیب از چپ به راست فعال شود؟

a : Decode (IR)

b : MAR  $\leftarrow$  IR(Addr)

c : AC  $\leftarrow$  MBR

d : MAR  $\leftarrow$  PC

e : IR  $\leftarrow$  MBR

f : MBR  $\leftarrow$  AC

g : MBR  $\leftarrow$  M[MAR]

h : AC  $\leftarrow$  AC + MBR

i : PC  $\leftarrow$  PC+4

j : M[MAR]  $\leftarrow$  MBR

k : AC  $\leftarrow$  AC - MBR

d, g, e, a, b, g, k, i (۱)

a, d, g, e, b, g, i, k (۲)

d, g, e, a, b, k, g, i (۳)

e, b, c, g, e, a, h, i (۴)

- ۱۹ مشخص کنید تبدیل عدد دو دوی (Binary) 1100111100 به کد بوت و ضرب آن در 10101010 مستلزم چه عملیاتی به جز جابه‌جایی (Shift) است؟

(۱) یک تفریق و دو جمع

(۲) پنج تفریق و پنج جمع

چهار تفریق و دو جمع

دو تفریق و یک جمع

- ۲۰ فراخوانی یک زیر برنامه (Call subroutine) با پرش به روال وقفه چه شباهت یا تفاوتی دارد؟

(۱) هر دو کاری مشابه می‌کنند ولی تفاوت در این است که وقفه، می‌تواند «پوشانده» (Masked) شود ولی Call در هر حال اجرا می‌گردد.

(۲) CALL به آدرس پیش‌فرض پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه یا جدول وقفه به دست می‌آید پرش می‌کند.

(۳) هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به یک آدرس پیش‌فرض پرش می‌کند.

(۴) هر دو مقدار PC را در پشته ذخیره می‌کنند ولی CALL به آدرس مشخص شده در دستور پرش می‌کند ولی در حالت وقفه، پردازنده به محلی که از شماره وقفه یا جدول وقفه به دست می‌آید پرش می‌کند.

- ۲۱ در یک فوق مکعب (Hypercube) 5 بعدی، شماره گره‌های همسایه گره 7، کدام است؟

(۱) گره‌های 1, 9, 11, 23 و 31

(۲) گره‌های 3, 5, 6, 15 و 23

(۳) گره‌های 15, 23, 31, 39 و 47

(۴) گره‌های 11, 15, 19, 23 و 27

- ۲۲- طبق برآوردها، مشخص شده است که ۸۰% یک برنامه قابلیت موازی‌سازی دارد. اگر از چهار هسته استفاده کنیم به چه تسریعی می‌رسیم؟ اگر بینهایت پردازنده داشته باشیم، حداقل تسریع چقدر خواهد بود؟

- (۱) ۵ و ۲.۵
- (۲) ۴ و ۲.۵
- (۳) ۱.۱۷ و ۴
- (۴) ۵ و ۱.۱۷

- ۲۳- این زمان‌های دسترسی به سیستم حافظه در حالت برخورد و فقدان (یا همان Hit و Miss) داده در حافظه نهان (Cache) در زیر آمده است:

$$\text{حالت Hit: } T_{\text{WriteH}} = 2 \text{ ns} \quad , \quad T_{\text{ReadH}} = 1 \text{ ns}$$

$$\text{حالت Miss: } T_{\text{WriteM}} = 10 \text{ ns} \quad , \quad T_{\text{ReadM}} = 5 \text{ ns}$$

کلاً ۲۰۰ عمل واکشی (Fetch) دستور از حافظه، ۱۲۰ خواندن داده از حافظه و ۸۰ نوشتمن داده در حافظه داریم. نرخ برخورد در حافظه نهان برابر ۰.۹۵ است. زمان متوسط دسترسی به سیستم حافظه چند نانوثانیه است؟

- (۱) ۳.۶
- (۲) ۲.۴۴
- (۳) ۱.۴۴
- (۴) ۱.۱۴

- ۲۴- یک حافظه نهان با نگاشت مستقیم داریم که دارای ۲۵۶ بلوک است. اندازه هر بلوک ۱۶ بایت است. آدرس ۸۰۱۰ (دهدهی) حافظه اصلی در کدام بلوک حافظه نهان می‌تواند قرار گیرد؟

- (۱) ۲۴۵
- (۲) ۲۴۴
- (۳) ۶۵
- (۴) ۶۴

- ۲۵- حداقل دستوراتی که می‌توانند خارج از ترتیب (Out of order) و با هم اجرا شوند کدام حالت است؟ (توجه کنید که در صورت نیاز می‌توانید از تکنیک تغییر نام (Renaming) استفاده کنید. در ضمن، جهت انتقال در دستورات از راست به چپ است).

I1: Add R1, R4, R6

I2: Sub R3, R1, R6

I3: Xor R6, R2, R3

I4: Sub R5, R5, 1

I5: Add R4, R5, R6

I6: Add R3, R7, R8

- (۱) I1, I3, I4, I6
- (۲) I2, I3, I4, I6
- (۳) I1, I3, I4, I5
- (۴) I1, I2, I4, I6

- ۲۶ جدول رزرواسیون یا مراحل زمانی فعالیت بندهای مختلف (S5 تا S1) یک پایپلاین در زیر آمده است. مشخص کنید به ترتیب حداکثر سرعت عملی و نظری قابل حصول این پایپلاین بر حسب تعداد Initiation/Clock (یا همان Operation/clock) چقدر است.

	۱	۲	۳	۴	۵	۶	۷
S1	x			x		x	
S2		x					
S3			x				
S4				x			
S5						x	

$$\begin{array}{l} \frac{1}{2} \text{ و } \frac{3}{7} \\ \frac{1}{2} \text{ و } \frac{2}{7} \\ \frac{1}{2} \text{ و } \frac{3}{7} \\ \frac{1}{3} \text{ و } \frac{3}{7} \\ \frac{1}{3} \text{ و } \frac{2}{7} \end{array}$$

- ۲۷ پردازنده A با فرکانس ۱ GHz و IPC (Instruction Per Clock) = 10 و پردازنده B با فرکانس ۱.2 GHz و IPC = 2 کار می‌کند. پردازنده‌های A و B به ترتیب کدام است و کدام گزاره درست است؟

$$\begin{array}{l} \text{MIPS\_A} = 10000 \text{ MIPS} \\ \text{MIPS\_B} = 2400 \text{ MIPS} \end{array}$$

$$\begin{array}{l} \text{MIPS\_A} = 100 \text{ MIPS} \\ \text{MIPS\_B} = 240 \text{ MIPS} \end{array}$$

$$\text{MIPS\_A} = 10000 \text{ MIPS}$$

$$\text{MIPS\_B} = 2400 \text{ MIPS}$$

$$\text{MIPS\_A} = 100 \text{ MIPS}$$

$$\text{MIPS\_B} = 240 \text{ MIPS}$$

- ۲۸ در پروتکل همسان‌سازی داده‌ها از نوع چهار حالت MESI (Modified; Exclusive; Shared; Invalid) کنترلر حافظه نهان پردازنده‌ی A متوجه شود که پردازنده B قصد نوشتن داده‌ای را دارد که نزد A در حالت M است، چه اتفاقاتی رقم می‌خورد؟

(۱) پردازنده A داده خود را به پردازنده B می‌دهد و هر دو بلوک داده خود را به حالت S می‌برند.

(۲) پردازنده A داده خود را به پردازنده B می‌دهد و در وضعیت قبلی می‌ماند. پردازنده A بلوک تحويل گرفته شده را به حالت M می‌برد و داده را مقداردهی می‌کند.

(۳) پردازنده A داده خود را در حافظه اصلی نوشته، بلوک آنرا به حالت S می‌برد. پردازنده B بلوک مذبور را از حافظه اصلی خوانده، سپس مقدار می‌دهد و به وضعیت M می‌برد.

(۴) پردازنده A داده خود را در حافظه اصلی نوشته، بلوک آنرا به حالت I می‌برد. پردازنده B بلوک مذبور را از حافظه اصلی خوانده، سپس مقدار می‌دهد و به وضعیت M می‌برد.

- ۲۹ اگر فرکانس کاری یک پایپلاین 10 ns، تعداد طبقات آن 5 و جریمه پیش‌بینی غلط انشعاب 4 کلاک باشد، زمان اجرای یک برنامه حاوی 1 میلیارد دستورالعمل که 4% آنها انشعاب‌هایی باشد که درست و 1% انشعاب‌هایی باشد که غلط پیش‌بینی شده باشد، با اندکی تقریب چند ثانیه خواهد بود؟

$$0.99$$

$$1$$

$$1.25$$

$$1.39$$

- ۳۰ هزار کار (Task) داریم که می‌خواهیم روی دو پردازنده انجام دهیم. زمان مفید هر کار برابر  $1\text{ ns}$  است ولی به خاطر نیاز به داده‌های دیگر و ارتباط با سایر کارها، تأخیر هر انتقال اطلاعات بین دو پردازنده  $10\text{ ns}$  (و صفر داخل هر پردازنده) را باید در نظر بگیریم. تعداد ارتباطات بین دو پردازنده برابر با کمینه تعداد کاری است که روی پردازنده‌ها گذاشته‌ایم. ارتباطات به صورت غیرهمپوشان (Non overlapped) با محاسبات انجام می‌شود.

نسبت زمان کل اجرا در حالت تقسیم مساوی کار بین دو پردازنده (یعنی نصف نصف) به زمان کل اجرا در حالت توزیع **100** کار برای یک پردازنده و **900** کار برای دیگری برابر کدام است؟

- (۱) ۳.۱
- (۲) ۲.۹
- (۳) ۲.۵
- (۴) ۱.۸

- ۳۱ کدام یک از موارد زیر درباره اثر افزایش درجه شرکت‌پذیری حافظه نهان (Higher Associativity Cache) بدون تغییر اندازه Cache و اندازه بلوک‌ها درست است؟

- (۱) اثری بر روی نرخ Miss ندارد.
- (۲) باعث کاهش نرخ Conflict Miss می‌شود.
- (۳) باعث افزایش نرخ Capacity Miss می‌شود.
- (۴) باعث کاهش نرخ Compulsory Miss (اجباری) می‌شود.

- ۳۲ در یک پردازنده پایپلاین بدون در نظر گرفتن تأخیرهای ناشی از اجرای دستورات پرشی، میانگین پالس ساعت اجرای دستور (CPI) برابر **1** است. اگر **30%** از دستورات یک برنامه، دستورات پرش شرطی باشد و اجرای هر دستور پرش شرطی نیاز به **3** پالس ساعت اضافه داشته باشد، میانگین پالس اجرای دستور چند خواهد بود؟

- (۱) 1.6
- (۲) 1.8
- (۳) 1.9
- (۴) 2.0

- ۳۳ اجرای پایپلاین پنج مرحله‌ای دستورات شامل واکشی دستور (IF)، رمزگشایی و به دست آوردن عملوندها (ID)، اجرا (EX)، مراجعه به حافظه داده (DM) و ذخیره نتیجه در ثبات‌ها (WB) است. با فرض اینکه امکان استفاده از تکنیک Forwarding و جابجایی دستور به کمک کامپایلر برای رفع وابستگی (Hazard) وجود داشته باشد و هر مرحله در یک پالس ساعت انجام شود، برای اجرای دستورات زیر چند پالس ساعت مورد نیاز است؟ (انتقال ثبات‌ها از راست به چپ)

LD R1, 20 (R2)	(۱) 8
LD R2, 20 (R3)	(۲) 9
ADD R1, R1, R2	(۳) 10
ST 10 (R6), R1	(۴) 11
SUB R3, R5, R4	

- ۳۴ در یک حافظه نهان که به صورت **4-way set associative** پیاده‌سازی شده است، به چند مدار مقایسه‌گر برای جستجوی داده در هر سطر نیاز است؟

- (۱) 1
- (۲) 2
- (۳) 3
- (۴) 4

- ۳۵ - کدام جمله در خصوص عمل نوشتن در حافظه نهان نادرست است؟

- ۱) در روش Write back مشکل درست یا نادرست بودن محتوای بلوک (Clean/Dirty) وجود ندارد.
- ۲) در روش Write through عمل نوشتن هم در حافظه نهان و هم در حافظه اصلی انجام می‌شود.
- ۳) در روش Read Miss مشکل Write through بعد از عمل نوشتن اتفاق نمی‌افتد.
- ۴) در روش Write back مشکل نوشتن‌های تکراری در حافظه اصلی اتفاق نمی‌افتد.

- ۳۶ - در طرح یک مدار حافظه RAM، تعداد سلول‌های تک بیتی در ردیف‌ها و ستون‌ها برابر است. در صورتی که تعداد کلمات حافظه  $2^{13}$  و تعداد بیت‌های هر کلمه ۳۲ بیت باشد، تعداد خطوط آدرس Column decoder کدام است؟

- ۱)
- ۲)
- ۳)
- ۴)

- ۳۷ - در طراحی یک جمع‌کننده ۶۴ بیتی به روش carry-select-adder، از واحدهای جمع‌کننده ۱ بیتی با تأخیر ns ۱ و واحدهای مالتی پلکسor با تأخیر ns ۱ استفاده شده است. در صورتی که دسته‌بندی واحدهای جمع‌کننده به صورت یکسان و برای تأخیر حداقل انجام شده باشد، میزان تأخیر مدار چند نانوثانیه است؟

- ۱۴)
- ۱۵)
- ۱۶)
- ۶۴)


- ۳۸ - کدام یک از عبارات زیر نادرست است؟

- ۱) در فرایندهای ساخت جدید مدارهای مجتمع، تاخیر سیم‌ها بر تاخیر گیت‌ها غلبه دارد.
- ۲) کاهش ولتاژ آستانه باعث کاهش تاخیر ترانزیستور می‌شود و در مسیرهای غیربحراتی بهتر است از ترانزیستورهایی با ولتاژ آستانه پایین استفاده نمود.
- ۳) جایگزین کردن SiO<sub>2</sub> بین لایه‌های فلز با ماده دیگری با ضریب گذردهی پایین و جایگزین کردن اکسید گیت با ماده‌ای با ضریب گذردهی بالا و ضخامت بیشتر می‌تواند به ترتیب در بهبود تاخیر و توان موثر باشد.
- ۴) گزینه‌های (۲) و (۳)


- ۳۹ - کدام یک از گزینه‌های زیر درست است؟

- ۱) با کاهش مقدار ولتاژ منبع تغذیه، توان و تأخیر بهبود می‌یابند.
- ۲) پدیده قفل شدگی با افزایش تعداد اتصالات substrate یا well به منبع تغذیه، کاهش می‌یابد.
- ۳) لایه‌های پایین‌تر فلز برای ارتباطات سراسری استفاده می‌شوند و لایه‌های پایین‌تر برای اتصالات محلی.
- ۴) یکی از محسن جایگزین کردن گیت پلی‌سیلیکونی با گیت از جنس فلز در تکنولوژی‌های جدید افزایش کنترل بر روی ولتاژ آستانه است.

- ۴۰ ساختار ترانزیستوری زیر را در نظر بگیرید. فرض کنید یکی از سیگنال‌های کنترل کننده ترانزیستورهای nMOS، سریع‌تر از سیگنال‌های دیگر یک شود. در مورد اعمال سیگنال‌ها چه می‌توان گفت؟




- ۱) تفاوتی نمی‌کند که کدام سیگنال به کدام ترانزیستور اعمال شود.
  - ۲) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور میانی اعمال گردد تا سریع‌تر تغییر حالت دهد.
  - ۳) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به خروجی اعمال گردد تا اشتراک بار کاهش یابد.
  - ۴) بهتر است سیگنالی که سریع‌تر یک می‌شود به ترانزیستور متصل به منبع تغذیه اعمال گردد تا اثر بدنی کاهش یابد.
- ۴۱ شکل زیر یک شبکه توزیع کلاک را بر روی یک تراشه دیجیتال نشان می‌دهد. هر قطعه سیم (که با باکس نمایش داده شده است) دارای  $0.1\text{ میلیمتر طول}$ ، با مقاومت  $10\text{ اهم}$  و خازن  $10\text{ فمتوفاراد}$  است. انتهای‌های شبکه توزیع کلاک به ثبات‌های  $32\text{ بیتی}$  متصل شده است که بار  $300\text{ فمتوفاراد}$  را سبب می‌شود. زمان صعود و نزول کلاک را صفر فرض کنید. بیشینه انحراف کلاک (Clock Skew) بین هر کدام از بلوک‌های ثباتی چند پیکوثانیه خواهد بود؟ (از مدل RC ساده و تأخیر المور استفاده کنید).




- ۴۲ کدامیک از عبارات زیر درست است؟
- ۱) سیم‌های سراسری مانند کلاک، با Scaling سریع‌تر می‌شوند.
  - ۲) کاهش ولتاژ منبع تغذیه طبق قانون مور بوده است.
  - ۳) چگالی جریان با Scaling افزایش می‌یابد.
  - ۴) توان پویا با Scaling افزایش می‌یابد.

- ۴۳- مدار شکل زیر را در نظر بگیرید.  $C_{in,i}$  خازن گیت ورودی و  $C_{write,i}$  خازن سیم را ت Shan می دهد. تلاش منطقی برابر کدام گزینه است؟ stage<sup>۳</sup>




- ۴۴- ماشین حالت شکل را با مشخصات زیر در نظر بگیرید. A، B و C بلوک های مدار ترکیبی با ویژگی های زیر هستند:  
 $t_{logic,minA} = ۲۰۰ ps$ ,  $t_{logic,maxA} = ۱ ns$   
 $t_{logic,minB} = ۳۰۰ ps$ ,  $t_{logic,maxB} = ۲ ns$   
 $t_{logic,minC} = ۱۰۰ ps$ ,  $t_{logic,maxC} = ۰/۵ ns$

L<sub>۱</sub> و L<sub>۲</sub> لج هایی هستند که با سطح یک و با کلاک  $\Phi$  کار می کنند. این لج ها دارای زمان Setup ۱۵۰ پیکو ثانیه و تأخیر ورودی به خروجی،  $t_{d-q} = ۲۰۰ ps$  پیکو ثانیه هستند. تأخیر کلاک به خروجی ( $t_{clk-q}$ ) برابر ۸۰ پیکو ثانیه و زمان Hold ۱۰۰ پیکو ثانیه است. ( $T_{on}$  مدت زمانی است که کلاک ۱ است و  $T_{clk}$  میان پریود کلاک است). چه محدودیتی باید بر روی  $T_{on}$  وجود داشته باشد؟



- ۴۵ شکل زیر را در نظر بگیرید. همه ترانزیستورهای NMOS را هم اندازه در نظر بگیرید و فرض کنید که مقاومت یک ترانزیستور NMOS با اندازه کمینه برابر  $R$  و خازن پارازیت آن برابر  $C_{gs} = C_{gd} = C$  باشد. فرض کنید همه ترانزیستورهای NMOS دارای اندازه  $S$  باشند. تأخیر مسیر بحرانی بر حسب  $R, S, C_L$  و  $C$  کدام است؟

(۱) در نظر بگیرید.



$$9RC + \frac{3RC_L}{S} \quad (1)$$

$$6RC + \frac{2RC_L}{S} \quad (2)$$

$$6RC + \frac{3RC_L}{S} \quad (3)$$

$$4RC + \frac{RC_L}{S} \quad (4)$$

